SerDes IP 选型：从实际通道出发

速率不是完整接口定义

OIF 发布的 Common Electrical I/O 实施协议包含分别定义的电气接口条款。CEI-05.3 是确定适用接口的权威资料，而非所有相近速率 SerDes 的通用规范。应确认目标设计适用的具体协议与条款。

从框图开始：发送端封装、走线、过孔、连接器或线缆，以及接收端封装。注明协议、调制方式、单通道速率及距离类别。短距或长距标签应落实到明确电气规范，而不能替代规范。

来源：1

所有候选方案使用同一通道模型

明确频率范围、参考平面、去嵌入假设及是否包含封装。除插入损耗外，还应比较回波损耗与串扰。要求提供每项结果对应的接收端均衡设置和自适应假设。标称条件仿真只是评估中的一项。

覆盖电压、温度、制造偏差和串扰源活动。任何眼图开口或误码率都需注明测量位置、码型、测试时间及处理假设，否则两个看似优秀的数字可能来自完全不同的实验。

区分原始误码与纠错后的表现

注明结果是在 FEC 之前还是之后、统计比特还是码字，以及对应编码配置。PHY 测量与丢包要求是不同验收对象。明确中间编码、监控及恢复功能的责任。

示例性统计检查：在比特错误独立且平稳的前提下，N 个比特无误码，对应约为 3/N 的单侧 95% 误码率上界。接近 10⁻¹² 的上界需要约 3 × 10¹² 个观测比特，在 100 Gb/s 下约 30 秒。该关系源自 −ln(0.05) ≈ 3，并非 OIF 合规要求。突发误码与条件变化可能使假设失效，应使用适用标准规定的方法。

将硅验证证据对应到报价宏单元

核对晶圆厂工艺选项、宏单元版本、通道配置与测试芯片背景。记录时钟要求、PLL 共享、校准固件和测试访问能力。在相同速率、通道及启用功能下比较功耗。将证据缺口转化为有负责人的评估任务，而不是把“硅验证”视为无边界保证。

带着这些问题开展 IP 评估

• 提供包含封装的通道模型及工作边界。
• 区分原始误码率、纠错统计及系统失效判据。
• 确认硅验证证据对应拟授权宏单元与工艺。