PCIe IP 选型：将链路速率转化为系统预算

明确代际与运行模式

PCI-SIG 将 PCIe 6.0 描述为采用 PAM4、基于 FLIT 的编码、FEC 和 CRC 的 64 GT/s 架构。这些机制影响实现与验证。本文比较 PCIe 5.0 和 6.0 的具体特征，不将任何一代作为通用推荐，也不声称它们是最新代际。

明确根复合体或端点角色、协商通道数、对端设备、复位顺序和软件环境。标准的向后兼容性，不能证明报价中的 IP 配置已验证您的目标拓扑。

来源：1

区分线路速率与有效载荷吞吐量

PCIe 5.0 使用 32 GT/s 与 128b/130b 编码。对于 x4，扣除该编码开销后的单向上限为 32 × 4 × 128/130 ÷ 8 ≈ 15.75 GB/s。此值未扣除事务及其他协议开销，并非应用吞吐量。不要将双向合计带宽与单向业务比较。

假设持续有效载荷目标为 12 GB/s，则需要达到该上限的约 76.2%。使用可复现的 DMA 测试验证，并注明载荷大小、方向、未完成请求数及主机存储行为，同时测量延迟。不能将 128/130 计算套用于 PCIe 6.0 FLIT 模式。

来源：2

分别审查控制器与 PHY

对于控制器，建立必选与可选矩阵，覆盖中断、DMA 边界、所需地址转换或虚拟化功能、错误处理及驱动。“符合 PCIe 标准”不是完整功能清单。控制器与 PHY 来自不同供应商时，应记录支持责任。

提供目标封装和通道模型及参考时钟方案。PCI-SIG 的实现研讨会区分简单插入损耗预算与通道合规性。确认每项合规声明对应的实测配置，以及您的电路板还需完成的测试。

来源：3

将互操作性纳入验收

约定具体主机与设备组合、链路训练和恢复、功耗状态切换及故障注入场景。代际升级应以有效吞吐量和经验证的通道行为为依据，并为每项未解决风险指定集成负责人。

带着这些问题开展 IP 评估

• 明确各方向有效 GB/s 及延迟限制。
• 明确角色、通道数、时钟与通道假设。
• 索取可复现吞吐量与互操作性证据。